PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-154312

(43) Date of publication of application: 27.05.1992

(51)Int.CI.

H03F 3/45

(21)Application number: 02-279826

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

18.10.1990


(72)Inventor: OGAWA HITOSHI

MITSUSAKI HIROYUKI

(54) OPERATIONAL AMPLIFYING CIRCUIT

(57)Abstract:

PURPOSE: To drive various loads without consuming unnecessary electric power by selecting and outputting a bias voltage corresponding to the load from in plural bias voltages which can be set by a variable bias circuit. CONSTITUTION: When digital binary signals D1-D4 of 4 bits are inputted, its binary signals D1-D4 are converted to an analog voltage by a resistance string 5, and its analog voltage is amplified by a differential circuit 1 and an output stage 3 and outputted as an output signal Vout to a load circuit 4. In this case, for instance, when resistance values of each resistance R3. R4 and R5 of a variable bias circuit 6 are set such as R3>R4>R5, a bias voltage supplied to transistors TR5. TR7 in the case each resistance R3, R4 and R5 is connected to a drain of a transistor TR9 becomes three stages in order of R3<R4<R5.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Page Blank (uspto)

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

.. no rage Blank (uspto)

19 日本国特許庁(JP)

⑪特許出願公開

平4-154312 四 公 開 特 許 公 報(A)

SInt. Cl. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)5月27日

H 03 F 3/45

Z 8326-5 J

審査請求 未請求 請求項の数 1 (全5頁)

オペアンプ回路 ❷発明の名称

> 頭 平2-279826 ②特

願 平2(1990)10月18日 ❷出

明 小 Ш 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

@発

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

勿出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

富士通ヴイエルエスア 勿出 願 人

愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

外2名 70代 理 人 弁理士 井桁 貞一

1. 発明の名称

オペアンプ回路

2. 特許請求の範囲

1. 差動回路(1)の出力信号でCMOS構成 の出力段(3)の一方のMOSトランジスタを駆 動するとともに他方のMOSトランジスタは複数 の異なるバイアス電圧の中から一つのバイアス電 圧を選択して出力する可変バイアス回路(6)で 駆動することを特徴とするオペアンプ回路。

3. 発明の詳細な説明

〔概要〕

CMOSオペアンプ回路に関し、

無用な電力を消費することなく多様な負荷を駆 動することを目的とし、

差動回路の出力信号でCMOS構成の出力段の 一方のMOSトランジスタを駆動するとともに他

方のMOSトランジスタは複数の異なるパイアス 電圧の中から一つのパイアス電圧を選択して出力 する可変バイアス回路で駆動するように構成する。

〔産業上の利用分野〕

この発明はCMOSオペアンプ回路に関するも のである。

CMOSオペアンプ回路はCMOS構成の出力 段で負荷を駆動する構成となっているが、消費電 力を増大させることなく多様な負荷駆動能力を備 えることが要請されている。

〔従来の技術〕

従来のソース電流駆動型CMOSオペアンプ回 路の一例を第4図に従って説明すると、入力段を 構成する差動回路1はPチャネルMOSトランジ スタTrl、Tr2とNチャネルMOSトランジスタ T г 3, T г 4, T г 5 と で構成され、トランジスタT .r3、 Tr4のゲートに入力信号 Vin1 、 Vin2 が入 力され、トランジスタTr5のゲートには抵抗Rと

特開平4-154312(2)

NチャネルMOSトランジスタTr8とから構成されるバイアス回路2から一定のバイアス電圧が供給されている。

また、CMOS構成の出力及3はPチャネルMOSトランジスタTr6とNチャネルMOSトランジスタTr6とNチャネルMOSトランジスタTr7とから構成され、トランジスタTr6のゲートは前記トランジスタTr7のゲートは前記トランジスタTr7のゲートは前記パイアス電圧が供給されている。そして、出力良るでは、トランジスタTr6、Tr7のドレインから負荷回路4に出力信号Voutが出力されている。

上記のようなソース電流駆動型CMOSオペアンプ回路ではバイアス回路の動作によりトランアスタTr5、Tr7は常時オンされて一定のバイアス電流IBを流し得る状態であり、この状態で入力信号Vin1、Vin2が入力されると入力信号Vin2の電圧レベルが同Vin1より高くなるほどトランジスタTr6から負荷回路4に流れるソース電流1sが大きくなって負荷回路4がそのソース電流

この発明の目的は、無用な電力を消費することなく多様な負荷を駆動し得るオペアンプ回路を提供することにある。

(課題を解決するための手段)

第1図は本発明の原理説明図である。すなわち、差動回路 1の出力信号で CMO S構成の出力段 3の一方のMO Sトランジスタを駆動するとともに他方のMO Sトランジスタは複数の異なるバイアス電圧の中から一つのバイアス電圧を選択して出力する可変バイアス回路 6 で駆動している。

〔作用〕

可変パイアス回路 6 で設定可能な複数のパイアス電圧の中から負荷に応じたパイアス電圧を選択して出力させると、出力段 3 に対し負荷に適したパイアス電圧が供給される。

(実施例)

以下、この発明を具体化した一実施例を第2図

Isで駆動される。

(発明が解決しようとする課題)

ところが、上記のようなCMOSオペアンプ回 路では入力信号 Vinlに対し同 Vin2を高くする ほど負荷回路 4 を駆動するソース電流 Is を増大 させることができるが、入力信号 Vinl に対し同 Vin2 を低くすることにより負荷回路 4 からトラ ンジスタTr7に流れるシンク電流で同負荷回路 4 を駆動しようとしてもそのシンク電流はトランジ スタTr7に流れるバイアス電流IB以上となるこ とはない。従って、大シンク電流を必要とする負 荷回路4では負荷駆動能力が不足したり、あるい はシンク電流をほとんど必要としない負荷回路 4 では必要以上にバイアス電流IBを流すと、トラ ンジスタTr6がオンされるHレベル出力時にトラ ンジスタTr6、Tr7を貫通する貫通電流が増大し て無用な消費電力が増大する。従って、このオペ アンプ回路では無用な電力を消費することなく多 様な負荷に対応することは困難であった。

及び第3図に従って説明する。なお、前記従来例と同一構成部分は同一番号を付してその説明を省略する。

この実施例は前記従来例のCMOSオペアンプ 回路を4ピットのDA変換器の出力回路として いたものであり、差動回路1及3は前記 従来例と同一構成である。そして、トランジスク Tr4のゲートには二種類の抵抗になれれ、R 2で構成される抵抗ストリング5が接続される 2で構成ストリング5で4ビットのデジタルでトこ の抵抗ストリング5で4ビェにの変換されてよる。 号D1~D4がアナログ質にに変換されてよっ ジスタTr4のゲートに入力されている。 号Vout が入力されている。

差動回路 1 及び出力段 3 のトランジスタT r5. T r7のゲートには可変パイアス回路 6 が接続されている。その可変パイアス回路 6 は電源 V ccと NチャネルMOSトランジスタT r9のドレインとの間に抵抗値がそれぞれ異なる 3 本の抵抗 R 3 . R 4 . R 5 が切り換えスイッチ 7 を介して並列に接

特開平 4-154312 (3)

続され、その切り換えスイッチ 7 により各抵抗 R 3. R4. R5のいずれかがドレインに接続され る。そして、トランジスタTr9のドレインが前記 トランジスタTr5、Tr7のゲートに接続され、同 トランジスタTr9のゲートはドレインに接続され るとともにソースはグランドGに接続されている。 また、切り換えスイッチ7はレジスタ8の出力信 号に基づいて切り換えられ、そのレジスタ 8 に格 納されるデータは外部から人為的に入力される。

その切り換えスイッチ7の一例を第3図に従っ て説明すると、各抵抗R3、R4、R5とトラン ジスタTr9のドレインとはそれぞれトランスファ ーゲート9a.9b.9cを介して接続され、各 トランスファーゲート9a,9b,9cのPチャ ネル側ゲートにはそれぞれレジスタ8a, 8b, 8 cの出力信号がインパータ10を介して入力さ れ、Nチャネル側ゲードにはぞれぞれレジスタ8 -- 信号を出力するように設定すると、トランスファ a, 8 b, 8 c の出力信号が直接入力されている。 そして、各レジスタ8a,8b,8cは外部から それぞれ入力される設定信号によりいずれか一つ

のレジスタからHレベルの信号が出力されるよう になっている。

さて、上記のように構成されたDA変換器では 4 ピットのデジタル 2 進信号D1~D4が入力さ れるとその2進信号D1~D4が抵抗ストリング 5 によりアナログ電圧に変換され、そのアナログ 電圧が差動回路 1 及び出力段 3 により増幅されて 負荷回路 4 に出力信号 Vout として出力される。 このとき、例えば可変パイアス回路6の各抵抗R 3, R 4, R 5 の抵抗値がR 3 > R 4 > R 5 とい うように設定されているとき、各抵抗R3, R4, R5をトランジスタTr9のドレインに接続した場 合のトランジスタTr5,Tr7に供給されるバイア ス電圧はR3 <R4 <R5の順で3段階となる。

従って、負荷回路4に寄生する負荷容量が大き くなった場合にはレジスタ8aだけがHレベルの ーゲート9aが閉路されて抵抗R5がトランジス タTг9のドレインに接続され、3段階のバイアス 電圧のうち最も高いパイアス電圧が選択されてT

r5、 Tr7に出力される。一方、負荷回路 4 に寄生 する負荷容量が小さい場合にはレジスタ8cだけ がHレベルの信号を出力するように設定すると、 トランスファーゲート9cが閉路されて抵抗R3 がトランジスタTr9のドレインに接続され、3段 階のバイアス電圧のうち最も低いバイアス電圧が 選択されてTr5、Tr7に出力される。

以上のようにこのDA変換器ではオペアンプ回 路に接続される負荷回路はに寄生する負荷容量の 大小によりオペアンプ回路に供給するバイアス電 圧を可変パイアス回路 6 により 3 段階に調節可能 である。従って、負荷回路4に応じた負荷駆動能 力を選択することができるとともに、無用なパイ アス電流による消費電力の増大を防止することが できる。

なお、前記実施例では可変パイアス回路6で差 動回路1及び出力段3のバイアス電圧を調節可能 としたが、差動回路」のバイアス電圧は固定とし、 出力段3のバイアス電圧だけを調節するような構 成としてもよい。また、前記実施例は本発明をソ

- ス電流駆動型 C M O S オペアンプ回路に具体化 したものであるが、シンク電流駆動型CMOSオ ペアンプ回路のパイアス回路を同様な思想で可変 バイアス回路とすることもできる。

〔発明の効果〕

以上詳述したように、この発明は無用な電力を 消費することなく多様な負荷を駆動し得るオペア ンプ回路を提供することができる優れた効果を発 輝する。

4. 図面の簡単な説明

第1図は本発明の原理説明図、

第2図は本発明の一実施例を示す回路図、

第3図は可変パイアス回路の一実施例を示す回 路図。

第4図は従来例を示す回路図である。

図中、


1は差動回路、


特開平4-154312 (4)

3 は出力段、

6 は可変パイアス回路である。

代理人 #理士 #桁 貞一







-64-

特開平4-154312(5)

第一3 図 可変パイアス回路の一実施例を示す回路図



第 4 図 使来的表示す回路図



This Page Blank (uspto)